(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



. 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1881 1 1

(43) 国際公開日 2004 年10 月14 日 (14.10.2004)

PCT

(10) 国際公開番号 WO 2004/088747 A1

(51) 国際特許分類?:

H01L 21/82, 27/04

(21) 国際出願番号:

PCT/JP2004/004490

(22) 国際出願日:

2004年3月30日(30.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-096093

2003年3月31日(31.03.2003) 月

(71) 出願人 (米国を除く全ての指定国について): ソニー 株式会社 (SONY CORPORATION) [JP/JP]; 〒1410001 東京都品川区北品川 6 丁目 7 番 3 5 号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 森 日出樹 (MORI,

Hideki) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内 Tokyo (JP). 江尻洋ー(EJIRI, Hirokazu) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内 Tokyo (JP). 浅見健司 (AZAMI, Kenji) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内 Tokyo (JP). 大野晃計 (OHNO, Terukazu) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内 Tokyo (JP). 吉武伸之 (YOSHITAKE, Nobuyuki) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内 Tokyo (JP).

- (74) 代理人: 佐藤 隆久 (SATOH, Takahisa); 〒1110052 東京都台東区柳橋 2 丁目 4 番 2 号 創進国際特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,

/続葉有/

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置

1・・・半導体基板 3・・・フューズ

3A・・・フューズ本体部 3Ba,3Bb・・・パッド部

4A,4B・・・コンタクト開口部 5A,5B・・・導電層

1...SEMICONDUCTOR SUBSTRATE

3...FUSE

3A...FUSE MAIN BODY

3Ba, 3Bb...PADS

4A, 4B...CONTACT OPENINGS

5A, 5B...ELECTRICALLY CONDUCTIVE LAYERS

(57) Abstract: Reliable melting of a fuse (3) is made possible by stably separating the melt position of the fuse (3) from electrically conductive layers (5A, 5B). Formed in a laminate structure on a semiconductor substrate (1) are the fuse (3) provided with a fuse main body (3A) and two pads (3Ba, 3Bb) connected thereto, and the two electrically conductive layers (5A, 5B) connected one to each of the two pads (3Ba, 3Bb). The length of the fuse main body (3A) is so determined that when an electrical stress is applied between the two electrically conductive layers (5A, 5B) to melt the fuse (3), the melt region of the fuse (3) lies at a position in the fuse main body (3A) separated from a region where it would otherwise overlap the electrically conductive layer (5A or 5B).

(57) 要約: フューズ (3) の溶断箇所を安定的に導電層 (5A, 5B) から離すことにより確実なフューズ (3) 溶断を可能とする。フューズ本体部 (3A) と、これにより連結されている2つパッド部 (3Ba, 3Bb) とを備えているフューズ (3) と、2つのパッド部 (3Ba, 3Bb) のそれぞれに1つずつ接続されている2つの導電層 (5A, 5B) と、が半導体基板 (1) 上の積層構造内に形成されている。2つの導電層 (5A, 5B) 間に電気的ストレスを印加してフューズ (3) を溶断したときに、導電層 (5Aまたは5B) と重なる領域から離れたフューズ本体部 (3A) 内の位置に当該フューズ (3) の溶断部がくるように、フューズ本体部 (3A) の長さが規定されている。



BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG,

KZ, MD, RU, TJ, TM), $\exists \neg \neg \neg \gamma'$ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

半導体装置

5

15

25

技術分野

本発明は、半導体基板上の積層構造内に導電材料からなるフューズを有する半 導体装置に関する。

背景技術

10 従来、半導体集積回路(IC)の特性を調整する技術(トリミング技術)として、たとえばポリシリコンからなるフューズを用いるものと、ツェナーザップダイオードを用いるものがある。

フューズを用いたトリミング技術は、I C内のトランジスタのゲート電極または抵抗などに多用されているポリシリコン層の形成と同時にフューズの形成が可能であり、遮断したい電流路にフューズを挿入するだけの簡単な構成で特性調整が可能であることから広く用いられている。フューズの溶断は、一般に、レーザビーム照射により行うか、あるいは、フューズに電流を流すことにより達成する

図9および図10に、電流供給によりフューズを溶断するトリミング回路を、 20 抵抗値を調整する場合を例として示す。図9は、トリミング回路の構成を示す回 路図である。

図9に示す回路の直列抵抗Rは、基準抵抗R0(抵抗値:r0)とトリミング 用抵抗R1,R2(抵抗値:r1,r2)により構成され、これらの抵抗R0~ R2が直列接続されている。トリミング用抵抗R1,R2に対し、それぞれポリシリコンからなるフューズF1,F2が並列に接続されている。基準抵抗R0とトリミング用抵抗R1との接続中点に電極パッドPD1が接続され、トリミング

用抵抗R1, R2の接続中点に電極パッドPD2が接続され、トリミング用抵抗R2のもう一方の側に電極パッドPD3が接続されている。

図10Aおよび図10Bは、フューズF1の平面図および断面図である。半導体基板100上に絶縁膜101が形成され、絶縁膜101上にポリシリコンからなるフューズF1が形成されている。フューズF1を形成するポリシリコン層102は、2つのパッド部102Baおよび102Bbと、その間を連結するフューズ本体部102Aとからなる形状にパターンニングされている。さらに、フューズ本体部102Aは、フューズライン部102Aaと、コーナー部での電界集中を分散させるなどの理由からフューズライン部102Aaの両端から外側ほど幅広に形成された連結部102Abとからなる。

5

10

20

25

ポリシリコン層102上に、たとえば酸化シリコンまたは窒化シリコンなどからなる層間絶縁膜103が形成されている。層間絶縁膜103は、ポリシリコン層102の両端のパッド部102Baおよび102Bbのほぼ中央で開口され、これによりパッド開口部103Aと103Bが形成されている。層間絶縁膜103のパッド開口部103A,103Bより一回り大きなパターンにて電極層104Aと104Bは、配線としてICチップの周縁部に延び、ここで図9に示す電極パッドPD1,PD2に接続されている。

このような構成のトリミング回路では、たとえば、ICのウエハ工程最終段階における特性チェック時に、ICの特性測定結果に応じて、所定の特性を理想値に近づけるために、必要に応じてフューズF1またはF2の溶断を行う。具体的には、抵抗Rの値がr0のままでよい場合にはフューズの溶断は行わないが、抵抗Rの値をr0より大きくしたいときは、フューズF1またはF2の溶断を行う。フューズF1を溶断する際は、電極パッドPD1、PD2にそれぞれ針を立て、所定の電流を供給する。これにより、ポリシリコン層102のフューズ本体部102Aで電流密度が増大し、この部分でポリシリコン層102が溶断され、フ

ューズF 1 が遮断状態となる。その結果、抵抗Rの値は(r 0+r 1)に変化する。同様に、電極パッドPD 2, PD 3 からの電流供給によりフューズF 2 を溶断させると抵抗Rの値は(r 0+r 2)に変化し、また、フューズF 1, F 2 の双方を溶断させると抵抗Rの値は(r 0+r 1+r 2)に変化する。

ところが、この従来のフューズではフューズの溶断箇所がばらつき、図10A に示すポイントZ1でフューズが溶断することがある。この場合、発熱によって 電極層がフューズに溶け出し、ポリシリコンの溶断箇所をつなぐため、溶断が十 分になされないという課題がある。

10 発明の開示

5

15

20

本発明の目的は、フューズの溶断箇所を安定的に導電層から離すことができ、これにより確実にフューズ溶断が可能な半導体装置を提供することにある。

本発明に係る第1の半導体装置は、フューズ本体部(3A)と当該フューズ本体部(3A)によって連結されている2つのパッド部(3Ba,3Bb)とを備えているフューズ(3)と、前記2つのパッド部(3Ba,3Bb)のそれぞれに1つずつ接続されている2つの導電層(5A,5B)と、が半導体基板(1)上の積層構造内に形成されている半導体装置であって、前記2つの導電層(5A,5B)間に電気的ストレスを印加し前記フューズ(3)を溶断したときに、前記導電層(5A,5B)と重なる領域から離れた前記フューズ本体部(3A)内の位置に当該フューズ(3)の溶断部がくるように、前記フューズ本体部(3A)の長さ(L1)が規定されていることを特徴とする。

望ましくは、前記フューズ本体部(3A)の幅が前記 2 つのパッド部(3Ba , 3Bb)の各々の幅より小さく、前記フューズ本体部(3A)の長さ(L1)が 1 . 8μ mより大きく 20μ m以下である。

25 本発明の第2の半導体装置は、フューズ本体部(3A)と当該フューズ本体部 (3A)によって連結されている2つのパッド部(3Ba, 3Bb)とを備えて

いるフューズ (3) と、前記2つのパッド部 (3 B a , 3 B b) のそれぞれに1 つずつ接続されている2つの導電層 (5 A , 5 B) と、が半導体基板 (1) 上の積層構造内に形成されている半導体装置であって、前記2つの導電層 (5 A , 5 B) 間に電気的ストレスを印加し前記フューズ (3) を溶断したときに、前記導電層 (5 A , 5 B) と重なる領域から離れた前記フューズ本体部 (3 A) 内の位置に当該フューズ (3) の溶断部がくるように、前記2つの導電層 (5 A , 5 B) の少なくとも一方において、前記パッド部 (3 B a , 3 B b) とのコンタクト領域 (4 A , 4 B) を含む導電層 (5 A , 5 B) 部分の幅 (W 3) が規定されていることを特徴とする。

5

15

20

25

10 望ましくは、前記コンタクト領域 (4A, 4B) を含む導電層 (5A, 5B) 部分の前記幅 (W3) が 6 μ m以上 1 4 μ m以下である。

上記第1または第2の半導体装置において、望ましくは、前記2つの導電層(5A,5B)の少なくとも一方が、対応する前記パッド部(3Ba,3Bb)に接続されている所定幅(W3)の部分と、当該所定幅(W3)の部分より幅が狭い配線部分とを有する。或いは、望ましくは、前記2つの導電層(5A,5B)の少なくとも一方に、当該導電層(5A,5B)より幅が狭い配線層が接続されている。

また、前記2つの導電層 (5A, 5B) 間の距離 (D0) が、前記フューズ (3) の前記2つのパッド部 (3Ba, 3Bb) 間の距離 (L1) より大きいことが望ましい。

さらに、前記 2 つの導電層(5 A, 5 B)の少なくとも一方において、当該導電層(5 A, 5 B)と前記パッド部(3 B a, 3 B b)とを接続するコンタクト領域(4 A, 4 B)から前記フューズ本体部(3 A)に接したパッド部(3 B a, 3 B b)エッジまでの距離(D 4)が 0. 2 5 μ m以上で 0. 9 0 μ m以下であることが望ましい。

上記第1または第2の半導体装置によれば、前記2つの導電層(5A, 5B)

間に電気的ストレスを印加したときに、正極側の導電層(5 Aまたは5 B)からコンタクト領域(4 Aまたは4 B)を介してフューズ(3)に電流が流れる。これによりフューズ(3)内をジュール熱による熱伝導および放熱が起こり、その熱の一部が主に2つの導電層(5 A,5 B)に逃げる。また、フューズ(3)内を熱伝効果による熱の移動が起きる。このため加熱のピーク点がフューズ(3)の中心から正極側の導電層(5 Aまたは5 B)側に偏る。

5

10

15

20

本発明に係る第1の半導体装置では、フューズ本体部(3A)の長さ(L1)が適切に規定されているため、加熱ピーク点が正極側の導電層(5Aまたは5B)に極端に近づくことがない。その結果、導電層(5A,5B)と重なるフューズ(3)の領域よりフューズ本体部(3A)の中心寄りの位置、即ち導電層端から離れた位置でフューズ(3)の溶断が起きる。

また、本発明に係る第2の半導体装置では、導電層(5A, 5B)と重なるフューズ(3)の領域よりフューズ本体部(3A)の中心寄りに、フューズ(3)の溶断位置がくるように、パッド部とのコンタクト領域を含む導電層部分の幅が規定されている。このため、発熱と放熱のバランスがとれ、導電層端から離れた位置でフューズ(3)の溶断が起きる。

このようにフューズ (3) の溶断位置が導電層 (5A, 5B) にあまり近づかないように、フューズ本体部 (3A) の長さ (L1) が適切に設定されていることから、導電層 (5A, 5B) のエッジ部分で当該導電層 (5A, 5B) とフューズ (3) 間のショートが生じにくい。その結果、フューズ遮断時の抵抗を十分かつ安定に高くすることができ、フューズ不良率を低減できる。

その結果、当該半導体装置は、フューズ不良を殆ど意識しなくてもよくなり、 フューズ(3)のチェックの手間、コストが省ける。

また、フューズ(3)の選択回路(10)を有する場合、製品出荷時にフュー 25 ズ(3)による特性調整の要/不要およびフューズ不良の検出が行えるようにな り、不良率が低く使いやすい半導体製品を提供することが可能となる。

図面の簡単な説明

図1Aは、本発明の実施の形態に係るフューズの平面図である。図1Bは、その断面図である。

5 図2は、導電層幅のカット時間依存性を示すグラフである。

図3は、パッド部エッジとコンタクト領域間距離のカット時間依存性を示すグラフである。

図4は、フューズ本体部長さのカット時間依存性を示すグラフである。

図5は、長い時間バイアスを印加して溶断を行うことによって抵抗値が規格外となったフューズについて、そのSEM写真を元に描いた簡略断面図である。

図6は、斜め破断が生じたフューズのSEM写真を元に描いた簡略断面図である。

図7A〜図7Cは、フューズ本体長さL1を、1.8μmを中心に変化させた ときの溶断後のSEM写真を元に描いた簡略断面である。

15 図8は、本発明の第2の実施の形態に係るフューズ選択回路を含む駆動電圧制 御回路の構成を示す回路図である。

図9は、電流供給によりフューズを溶断するトリミング回路図である。

図10Aは、トリミング回路のフューズ構成を示す平面図である。図10Bは、その断面図である。

20

10

発明を実施するための最良の形態

[第1の実施の形態]

図1Aおよび図1Bに、本発明の実施の形態に係るフューズの平面図と断面図 を示す。

25 半導体基板 1 上に絶縁膜 2 が形成され、絶縁膜 2 上にポリシリコンなどの導電 材料からなるフューズ 3 が形成されている。フューズ 3 は、2 つのパッド部 3 B

a および3 B b と、その間を連結するフューズ本体部3 A とからなる。フューズ本体部3 A は、フューズライン部3 A a と、コーナー部での電界集中を分散させるなどの理由からフューズライン部3 A a の両端それぞれで、外側ほど幅広に形成された連結部3 A b とからなる。これらフューズライン部3 A a 、2 つの連結部3 A b 、2 つのパッド部3 B a および3 B b は、たとえばポリシリコン膜にP型またはN型の不純物を導入して形成される導電膜をパターンニングすることにより一括して形成される。

5

10

20

25

フューズ3上に、たとえば酸化シリコンまたは窒化シリコンなどからなる層間 絶縁膜4が形成されている。層間絶縁膜4は、フューズ3の両端のパッド部3B aおよび3Bbのほぼ中央で開口され、これにより開口部4Aと4Bが形成され ている。層間絶縁膜4の開口部4A,4Bより一回り大きなパターンにて導電層 5Aと5Bが形成されている。なお、開口部4Aと4Bは、本発明の"コンタク ト領域"の実施の形態を構成する。

ここで、このような構成のフューズにおいて各部の長さL、幅W、および各部 15 間の距離Dを、図1Aに示すように定義する。長さLはフューズに流す電流方向 の寸法であり、幅Wは電流方向と直交する方向の寸法をいう。

フューズライン部3Aaの長さをL0、フューズ本体部3Aの長さをL1、連結部3Abの長さをL2、2つの導電層5Aおよび5Bの長さをL3とする。また、導電層5Aおよび5Bの、コンタクト領域4Aまたは4Bを含む部分の幅をW3とする。さらに、導電層5Aと5Bの離間寸法をD0、フューズライン部3Aaとコンタクト領域4Aとの距離、および、もう片方のコンタクト領域4Bとフューズライン部3Aaとの距離をD2、フューズ本体部3Aと導電層5Aまたは5Bとの距離をD3、コンタクト領域4Aからパッド部3Baのフューズ側端までの距離、および、コンタクト領域4Bからパッド部3Bbのフューズ側端までの距離、および、コンタクト領域4Bからパッド部3Bbのフューズ側端までの距離をD4とする。

なお、フューズ3は、必ずしも図1Aに示すように左右対称に形成されている

必要はない。非対称の場合、上記長さL、幅Wおよび距離Dの定義は、少なくとも、バイアス時に正極となる側で適用される。以下、導電層 5 A が正極側であると仮定する。

また、フューズ本体部と導電層との距離D3は0であってもよい。但し、パッド部に比べ抵抗値が高く溶断が起こるフューズ本体部を導電層5Aから離すことができる点では距離D3が正の値を有することが望ましい。逆に距離D3が大きすぎると距離D2が大きくなり、フューズ本体部3Aから電流供給点(コンタクト領域4A)までが離れすぎて加熱に余り寄与しない抵抗成分が増加することから、その点で適切な範囲が存在する。

5

20

10 さらに、連結部3Abは幅がパッド部側ほど大きい形状を有しているが、その 形状、および連結部3Abの有無は任意である。

本実施の形態では、あるバイアス条件の下で、フューズ3の3次元形状、即ち 膜厚および平面パターン並びにフューズ3の材料、少なくとも正極側の導電層5 Aの3次元形状、即ち膜厚および平面パターン並びに導電層の材料、さらには、

15 上記で定義した各種構造パラメータにより、フューズの溶断位置が変化する。

種々の検討により、この各種構造パラメータの中でフューズの溶断位置を大きく左右するものは、フューズ本体部の長さL1、コンタクト領域4Aを含む導電層部分の幅W3、フューズライン部3Aaとコンタクト領域4Aとの距離D2、および、コンタクト領域4Aからパッド部端までの距離D4であることが分かった。フューズライン部3Aaの幅に比べると、その長さL0またはフューズ本体部3Aの長さL1が溶断部の位置に大きく影響する。また、導電層5Aの長さL3は放熱能力に影響するが、導電層5Aのコンタクト領域4Aの幅W3の方が溶断部の位置に大きく影響する。

これらの知見に基づいて、以下、3つの構造パラメータL1, W3およびD4 25 それぞれについて、フューズを溶断する時間(以下、カット時間という)の依存 性を調べた結果について述べる。なお、フューズラインとコンタクト領域との距

離D2については、図1Aの構造では影響が大きい部類に入ることは分かっているが、本実施の形態で連結部3Abの有無が任意であることから、ここでの検討は行っていない。

図 2 に、導電層幅W 3 のカット時間依存性を示す。導電層幅W 3 は小さ過ぎても大き過ぎてもカット時間が長くなる。また、カット時間が 1μ s 以下において、導電層幅W 3 が 6μ m 以上で 14μ m 以下の最適範囲をとる。ここで、 1μ s のカット時間を基準とするのは、フューズ溶断とみなす抵抗規格 $20M\Omega$ 以上を満たさないフューズは、その溶断にかかった時間が 1μ s を超えると発生し始めることが、種々の構造パラメータを変化させたばらつきデータから経験的に判明しているからである。特に、図 2 に示すように、導電層幅W 3 を 6μ m より小さくすると、フューズを溶断させて抵抗値を $20M\Omega$ 以上の規格内にするためのカット時間が急激に長くなる。

この1μsより長い時間バイアスを印加して溶断を行うことによって抵抗値が 規格外となったフューズをSEMにより解析した。その素子断面SEM写真を元 に描いた簡略断面図を、図5に示す。

25

この図5から、ポリシリコン膜3の破断箇所Zが正電圧を印加した導電層(A

1電極)5 A側に位置している。この正極側では、Ti/TiON/Ti層5Cが溶出し、ポリシリコンとの合金層が形成されている。また、接地電位を付与した導電層5 B側でアルミニウム(A1)が溶出し、これとポリシリコンとの合金層が形成されている。これらの合金層はポリシリコンより低抵抗な層であり、このような合金層の存在によってフューズの抵抗値が抵抗規格 $20M\Omega$ 以上を満足できなくなる。

5

図3に、パッド部エッジとコンタクト領域間距離D4のカット時間依存性を示す。

この距離D4も、図2に示す導電層幅W3と同じような傾向のカット時間依存 性を示しており、距離D4は小さ過ぎても大き過ぎてもカット時間が長くなる。また、カット時間が1μs以下において、距離D4が0.25μm以上で0.90μm以下の最適範囲をとる。ここで、最適範囲の基準として同様に1μsのカット時間を用いている。特に、図3に示すように、距離D4を0.25μmより小さくすると、フューズを溶断させて抵抗値を20MΩ以上の規格内にするためのカット時間が急激に長くなる。これは、前記した図5と同様に、バイアス印加時間を長くすると、Ti/TiON/Ti層とポリシリコンとの合金層、或いは、アルミニウム(A1)とポリシリコンとの合金層が形成され、これによりカット後のフューズ抵抗値がある程度までしか大きくならないからである。

図4に、フューズ本体部長さL1のカット時間依存性を示す。

20 フューズ本体部長さ L 1 は、導電層幅W 3 や距離 D 4 とカット時間依存性の傾向が異なっている。長さ L 1 は小さくしていくと約 1.5 5 μ m付近からカット時間が急激に長くなる。ところが、長さ L 1 を長くしていくとカット時間が短くなる一方であり、長さ L 1 がある長さになると飽和し、これ以上は殆どカット時間の変化が見られなくなる。さらに、フューズ本体部の長さ L 1 を長くすると、いかなるバイアス条件でもフューズがカットされない限界が存在することも判明した。この限界点は、様々な構造パラメータがばらついたサンプルで実験的に確

かめると、フューズ本体部の長さL1が約 20μ mのときであった。したがって、先の2例の場合と同じ、 1μ S以下のカット時間を適用すると、フューズ本体部長さL1の範囲を「 1.55μ m以上 20μ m以下」と規定することができる。

5 但し、フューズ本体部長さL1については、斜め破断というもう一つの観点からの制限を加える必要がある。斜め破断とは、Ti/TiON/Ti層とポリシリコンとの合金層、或いは、アルミニウム(A1)とポリシリコンとの合金層が、コンタクト領域4Aまたは4Bで起こるのではなく、正極側の導電層5Aのエッジ直下で層間絶縁膜4が破れ、この箇所でポリシリコンの合金化が起こる現象をいう。

図6に、斜め破断が生じたフューズのSEM写真を元に描いた簡略断面図を示す。斜め破断が起こると、フューズの短絡が起こるため急激に抵抗値が低下する。その結果、フューズ抵抗値は、その溶断とみなす抵抗規格値「 $20M\Omega$ 以上」を大きく下回ってしまう。

15 前記したフューズ本体部長さL1の範囲「1.55μm以上20μm以下」が、フューズ溶断の不良率低減のための最適範囲といえるためには、その下限値側が、斜め破断が起こらないための条件に適合しなければならない。すなわち、フューズの破断箇所が少しでも導電層5Aのエッジにかかると、斜め破断の確率が急激に増大することから、そのようなことがないようにフューズ本体部長さL1の範囲が制限されなければならない。

図 $7 A \sim$ 図 7 C に、フューズ本体長さ L 1 = 1 . 8μ m を中心に変化させたときの溶断後の S E M 写真を元に描いた簡略断面を示す。

長さL1が1.8μmより小さいときは、図7Aに示すように、フューズの破断位置中心Z1が導電層5Aの下方に位置する。このとき斜め破断の確率はかな 25 り高い。フューズの破断位置中心Z2が導電層5Aのエッジとほぼ一致する図7 Bは、フューズ本体部長さL1が1.8μmである。このときも斜め破断の確率

は高いが、これより少しでも長さL 1 が大きくなると斜め破断の確率が低下する。そして、図 7 C のように、フューズ本体部長さL 1 が 1 . 8 μ m λ り 十分大きくなると、破断位置中心 λ るが導電層 λ 5 A の λ の λ から大きく離れるため、斜め破断の可能性は殆どなくなる。図 λ 不 の場合、フューズの分離部分がほとんど接触しかけているためカット時間がかなり長くなる。図 λ 8 の場合、フューズの分離部分がかなり離れているためカット時間が急激に低下して規格(λ 8 以内)に入ることがある。但し、斜め破断の可能性があるため、場合によっては規格を外れる虞が残されている。図 λ 8 の場合よりもフューズ本体長さL λ 1 が少しでも長くなると、斜め破断の可能性が低下するためカット時間が規格内に入るようになる。図 λ 7 C のように、フューズの分離が十分になると、それ以上分離距離が離れた場合でも抵抗値は大きく変化しないため、カット時間も低い側で安定する。

5

10

15

このようにフューズ本体長さL1が 1.8μ mの値が、現実的な範囲の下限境界となると言える。よって、フューズ本体長さL1の適切な範囲は「 1.55μ m以上で 20μ m以下」、さらに望ましくは「 1.8μ mより大きく 20μ m以下」となる。

本実施の形態によれば、前述した3つの構造パラメータL1, W3およびD4 のうち1つ、或いは複数の任意のパラメータを組み合わせることにより、フューズ溶断後の抵抗値が規格外となる可能性を大幅に低減することができる。

従来は、フューズ溶断不良の発生率が相対的に高かったことから、その不良が 20 発生したチップは、フューズによる特性のトリミングが行えないままパッケージ 組み立て工程に送られることがあった。その場合、組み立て後の出荷前検査での 上記特性不良率が高くなることがあり、材料費等の無駄が多かった。或いは、フ ューズ溶断不良が発生したチップをPC(ペレットチェック)不良として組み立 て工程に送らないようにすることもできるが、フューズ溶断不良は、そのトリミ ング対象である特性の良否とは無関係である。したがって、このようにすると、 本来良品であるはずのチップがウエハプロセス段階で不良品として落とされ、こ

の場合も材料費の無駄が発生する場合がある。

本実施の形態では、構造パラメータL1,W3およびD4の最適化によりフューズ不良率を大幅に低減することが可能なことから、例えば、パッケージに組み立てた後、あるいはベアチップをモジュールに組み込んだ後での特性トリミングを行っても、それによる経費の無駄は軽微なものとなる。

なお、幅W3を有する導電層5Aおよび5Bは、その長さL3を規定しないで 通常の配線として用いても良いが、幅W3は通常の配線幅より大きくなることが 多い。この場合、少なくとも正極側の導電層、例えば導電層5Aのみ、あるいは 双方の導電層5Aと5Bを配線層の幅広の先端部分として規定することができる 。この場合、配線層と導電層5Aまたは5Bとは、1つの導電膜をパターンニン がすることによって一括形成される。或いは、配線層と導電層5Aおよび5Bと を、半導体基板上の多層膜構造の異なる階層から形成することができる。たとえ ば、導電層5Aおよび5Bを第1 (1層目)のA1層から形成し、これに不図示 のコンタクトプラグを介して接続される第2 (2層目)のA1層から配線層を形 成することができる。

[第2の実施の形態]

本実施の形態は、フューズ選択回路を備えた半導体装置に関する。フューズは、構造パラメータ L 1, W 3 および D 4 の何れも最適化されていないものであっても良いが、第1 実施の形態で述べた構造のフューズを用いることが望ましい。

20 このフューズを用いると出荷検査時の特性不良率を向上させることができること は先に述べたが、本実施の形態は、さらに出荷検査時の特性トリミングを行って 当該特性の不良率を向上させるためにフューズを電気的に選択する手段を有する ことを特徴とする。

図8は、LCD駆動IC等に搭載されている駆動電圧制御回路の構成を示す回 25 路図である。

この特性調整回路(駆動電圧調整回路)は、ダブルポリフューズ構成を有して

いる。フューズFUSEAとFUSEBが駆動電圧VFUSEの供給線に並列接続されている。このフューズを選択する回路10は、5つのナンドゲートN1~N5、2つのインバータI1とI2、4つのPMOSトランジスタMP1~MP4、2つのNMOSトランジスタMN1とMN2、3つの抵抗R1~R3、および、4つのバイポーラトランジスタQ1~Q4とを有する。トランジスタMP1, MP2, MP3およびMN1が電源電圧 V_{cc} と接地電位GNDとの間に接続されている。同様に、トランジスタMP1, MP2, MP4およびMN2が、抵抗R1, トランジスタQ1および抵抗R2が、抵抗R1, トランジスタQ2および抵抗R3が、それぞれ電源電圧 V_{cc} と接地電位GNDとの間に接続されている。

5

10

25

トランジスタMP1のゲートにナンドゲートN1の出力VGPが入力され、ナンドゲートN1の2つの入力に制御信号ENDXとFLGとが入力される。制御信号ENDXとFLGは、ナンドゲートN2にも入力され、その出力ACTXがトランジスタMN1とMN2のゲートと、インバータI2の反転入力に入力される。インバータの出力ACTは、ナンドゲートN3, N4およびN5に入力される。ナンドゲートN3とN4に信号CUTが入力され、ナンドゲートN3とインバータI1にフューズの選択信号SELが入力される。インバータI1にフューズの選択信号SELが入力される。インバータI1の出力はナンドゲートN4に入力され、その出力CUTAXがトランジスタMP3のゲートに入力される。一方、ナンドゲートN3の出力CUTBXがトランジスタMP2のゲートに入力され、ナンドゲートN5の入力にデータ信号DATAが入力される。

トランジスタMP3とMN1との接続中点の電位が、トランジスタQ2のベースに印加され、それによってトランジスタQ2がオンまたはオフする。トランジスタQ2のエミッタ電位が変化すると、それにより高耐圧のトランジスタQ4がオンまたはオフする。これにより、フューズFUSEBの電流がオンまたはオフする。同様に、トランジスタMP4とMN2との接続中点の電位が、トランジス

pQ1のベースに印加され、それによってトランジスpQ1がオンまたはオフする。トランジスpQ1のエミッタ電位が変化すると、それにより高耐圧のトランジスpQ3がオンまたはオフする。これにより、フューズpTDSEAの電流がオンまたはオフする。

5 つぎに、この回路動作の詳細を、フューズFUSEBが選択される場合を例に 、さらに詳細に説明する。この動作時にアクティブとなる線を、図8において太 線で示している。

フューズ不良検出モードでは、制御信号ENDXとFLGがともに「H」であるから、ナンドゲートN1の出力VGPが「L」し、トランジスタMP1がオン可能な状態となっている。また、ナンドゲートN2の出力ACTXが「L」、その反転信号ACTが「H」となっている。この信号ACTが「H」であることから、ナンドゲートN5は、データ信号DATAに応じてトランジスタMP2を制御可能な状態となっている。つまり、データ信号DATAが「L」の場合は、トランジスタMP2がオンし得ないので、フューズカットは一切行われないが、データ信号DATAが「H」の場合は、フューズカット指令が出され、ナンドゲートN5の制御によってトランジスタMP2がオン可能な状態となる。

10

15

20

この状態で、フューズカットの許可信号CUTが「H」、フューズ選択信号が「L」となると、ナンドゲートN3の出力CUTBXが「H」、ナンドゲートN4の出力CUTAXが「L」となる。その結果、トランジスタMP3がオン可能な状態、MP4がオフ状態となる。NMOSトランジスタMN1とMN2はオフしているので、トランジスタQ2のベースに「H」の電位が印加される。この「H」電位はトランジスタQ4のベースに伝達され、その結果、フューズFUSEBに、たとえば数十mA程度の電流が流れ、フューズFUSEBがカットされる

25 一方、選択信号SELが「L」なので、ナンドゲートの出力CUTBXは「H 」となりフューズFUSEA側の制御トランジスタMP4, Q1およびQ3はオ

フしたままであり、その結果、フューズFUSEAに電流が流れない。

5

フューズFUSEAとトランジスタQ3との接続中点電位は、フューズFUSEAの抵抗値を反映したものとなり、同様に、フューズFUSEBとトランジスタQ4との接続中点電位は、フューズFUSEBの抵抗値を反映したものとなる。これらの2つの出力に基づいて、C/S判定回路20が、フューズ抵抗値が規格を満たしているか否かを判断する。フューズ抵抗値が十分高い場合は、その出力信号OUTがカット状態を示す「H」を出力し、初期状態およびフューズ不良で抵抗値が十分高くならない場合は、その出力信号OUTがショート状態を示す「L」を出力する。

10 このダブルポリフューズ構成では、片方のフューズ溶断に不具合が出ても、も う片方のフューズが不良でない限り、特性調整の役目を遂行できる。 2 つのフュ ーズがともに不良となる確立は極めて低いので、出荷検査で特性調整不能となる ことは殆どない。

なお、不良率が向上した第1の実施の形態のフューズを用いた場合、シングル 15 フューズ構成でも十分に信頼性を高くできる。その場合、1系統の制御トランジ スタ群とセレクト信号の制御系回路を省略できる。

本実施の形態では、このようなフューズ選択回路を多数組み合わせることによって、例えばLCDドライバICの液晶駆動電圧の微調整を容易に行うことができる。

20 LCDパネルでは、高解像度化が進み1パネルを駆動するICの個数が増えている。そのためドライバIC間の特性差によって画面に見える縦筋を有効に防止することが重要となってきている。そのためには、内部データに応じて電気的に、駆動出力電圧を調整する機能を搭載したICが望まれる。

このフューズ選択回路10およびC/S判定回路20は、内部データDATに 25 よってフューズによる特性調整の要・不要を自動検出し、また、フューズ不良の 有無を電気的に行うことができる。このため、特にパッケージ組み立て後のIC

、あるいは、携帯機器のパネル駆動回路などのように実装スペースがなく I Cチップをベアで基板に組み付けた場合でも、その後、外部から電気的にフューズによる特性調整の要・不要およびフューズ不良の検出が行えるという大きな利点が得られる。なお、この機能を有するといっても、本構成によりフューズ不良検出をウエハ或いはチップ段階で行うことは排除するものではない。

5

請求の範囲

1. フューズ本体部 (3A) と当該フューズ本体部 (3A) によって連結されている2つのパッド部 (3Ba, 3Bb) とを備えているフューズ (3) と、前記2つのパッド部 (3Ba, 3Bb) のそれぞれに1つずつ接続されている2つの導電層 (5A, 5B) と、が半導体基板 (1) 上の積層構造内に形成されている半導体装置であって、

5

前記2つの導電層(5A, 5B)間に電気的ストレスを印加し前記フューズ(3)を溶断したときに、前記導電層(5A, 5B)と重なる領域から離れた前記フューズ本体部(3A)内の位置に当該フューズ(3)の溶断部がくるように、前記フューズ本体部(3A)の長さ(L1)が規定されていることを特徴とする半導体装置。

- 2. 前記フューズ本体部 (3A) の幅が前記 2 つのパッド部 (3Ba, 3Bb) の各々の幅より小さく、
- 15 前記フューズ本体部 (3A) の長さ (L1) が1.8 μ m より大きく2 0 μ m 以下である

ことを特徴とする請求項1に記載の半導体装置。

- 3. 前記2つの導電層 (5A, 5B) の少なくとも一方が、対応する前記パッド部 (3Ba, 3Bb) に接続されている所定幅 (W3) の部分と、
- 20 当該所定幅(W3)の部分より幅が狭い配線部分と、 を有することを特徴とする請求項1に記載の半導体装置。
 - 4. 前記2つの導電層(5A, 5B)の少なくとも一方に、当該導電層(5A, 5B)より幅が狭い配線層が接続されていることを特徴とする請求項1に記載の半導体装置。
- 25 5. 前記2つの導電層 (5A, 5B) の少なくとも一方において、前記パッド部 (3Ba, 3Bb) とのコンタクト領域 (4A, 4B) を含む導電層 (5A

, 5~B)部分の幅(W 3)が $6~\mu$ m以上 $1~4~\mu$ m以下であることを特徴とする請求項 1 に記載の半導体装置。

6. 前記2つの導電層(5A, 5B)間の距離(D0)が、前記フューズ(3)の前記2つのパッド部(3Ba, 3Bb)間の距離(L1)より大きいことを特徴とする請求項1に記載の半導体装置。

5

10

15

20

- 7. 前記2つの導電層 (5A, 5B) の少なくとも一方において、当該導電層 (5A, 5B) と前記パッド部 (3Ba, 3Bb) とを接続するコンタクト領域 (4A, 4B) から前記フューズ本体部 (3A) に接したパッド部 (3Ba, 3Bb) エッジまでの距離 (D4) が0. 25μm以上で0. 90μm以下であることを特徴とする請求項1に記載の半導体装置。
- 8. フューズ本体部 (3A) と当該フューズ本体部 (3A) によって連結されている 2 つのパッド部 (3Ba, 3Bb) とを備えているフューズ (3) と、前記 2 つのパッド部 (3Ba, 3Bb) のそれぞれに 1 つずつ接続されている 2 つの導電層 (5A, 5B) と、が半導体基板 (1) 上の積層構造内に形成されている半導体装置であって、

前記2つの導電層(5 A, 5 B) 間に電気的ストレスを印加し前記フューズ(3)を溶断したときに、前記導電層(5 A, 5 B) と重なる領域から離れた前記フューズ本体部(3 A) 内の位置に当該フューズ(3) の溶断部がくるように、前記2つの導電層(5 A, 5 B) の少なくとも一方において、前記パッド部(3 B a, 3 B b) とのコンタクト領域(4 A, 4 B) を含む導電層(5 A, 5 B) 部分の幅(W 3)が規定されていることを特徴とする半導体装置。

- 9. 前記コンタクト領域(4A, 4B)を含む導電層(5A, 5B)部分の前記幅(W3)が 6μ m以上 14μ m以下であることを特徴とする請求項8に記載の半導体装置。
- 25 10. 前記フューズ本体部 (3A) の幅が前記 2 つのパッド部 (3Ba, 3Bb) の各々の幅より小さく、

前記フューズ本体部 (3A) の長さ (L1) が1.8 μ mより大きく20 μ m以下であることを特徴とする請求項8に記載の半導体装置。

- 11. 前記2つの導電層 (5A, 5B) の少なくとも一方が、対応する前記パッド部 (3Ba, 3Bb) に接続されている所定幅 (W3) の部分と、当該所定幅 (W3) の部分より幅が狭い配線部分と、を有することを特徴とする請求項8に記載の半導体装置。
- 12. 前記2つの導電層(5A, 5B)の少なくとも一方に、当該導電層(5A, 5B)より幅が狭い配線層が接続されていることを特徴とする請求項8に記載の半導体装置。
- 13. 前記2つの導電層 (5A, 5B) 間の距離 (D0) が、前記フューズ (3) の前記2つのパッド部 (3Ba, 3Bb) 間の距離 (L1) より大きいことを特徴とする請求項8に記載の半導体装置。
- 14. 前記2つの導電層 (5A, 5B) の少なくとも一方において、当該導電層 (5A, 5B) と前記パッド部 (3Ba, 3Bb) とを接続するコンタクト領域 (4A, 4B) から前記フューズ本体部 (3A) に接したパッド部 (3Ba, 3Bb) エッジまでの距離 (D4) が 0. 25μm以上で 0. 90μm以下であることを特徴とする請求項8に記載の半導体装置。
- 15. 半導体基板(1)上の積層構造内に導電材料からなるフューズ(3)を有し、当該フューズ(3)が、フューズ本体部(3A)と、フューズ本体部(3 A)によって連結されている2つのパッド部(3Ba, 3Bb)とを備えている 半導体装置であって、

前記フューズ本体部 (3A) の幅が前記2つのパッド部 (3Ba, 3Bb) の各々の幅より小さく、

前記フューズ本体部 (3A) の長さ (L1) が1.8 μ m より大きく 2 25 Ο μ m 以下である

ことを特徴とする半導体装置。

5

16. 半導体基板(1)上の積層構造内に導電材料からなるフューズ(3)を有し、当該フューズ(3)が、フューズ本体部(3A)と、フューズ本体部(3A)によって連結されている2つのパッド部(3Ba, 3Bb)とを備え、前記2つのパッド部(3Ba, 3Bb)のそれぞれに導電層(5A, 5B)が1つずつ接続されている半導体装置であって、

2つの前記導電層(5A, 5B)の少なくとも一方において、当該導電層(5A, 5B)と前記パッド部(3Ba, 3Bb)とを接続するコンタクト領域(4A, 4B)を含む導電層(5A, 5B)部分の幅(W3)が 6μ m以上1 4μ m以下であることを特徴とする半導体装置。

10 17. 複数の単位抵抗が接続された抵抗回路を有し、

5

前記単位抵抗の幾つかにフューズ(3, FUSEA, FESEB)が接続され、

前記フューズ (3, FUSEA, FESEB) が、フューズ本体部 (3 A) と、当該フューズ本体部 (3A) によって連結されている 2 つのパッド部 (15 3 B a , 3 B b) とを備え、

前記フューズ (3, FUSEA, FESEB) と、前記 2つのパッド部 (3Ba, 3Bb) のそれぞれに 1つずつ接続されている 2つの導電層 (5A, 5B) と、が半導体基板 (1) 上の積層構造内に形成され、

前記電気的ストレスを印加して溶断するフューズ (3, FESEA, F 25 ESEB) の組み合わせを内部回路 (10, 20) により選択し、前記抵抗回路 の抵抗値を変化させる

ことを特徴とする半導体装置。

10

15

20

18. 複数の単位抵抗が接続された抵抗回路を有し、

前記単位抵抗の幾つかにフューズ(3, FESEA, FESEB)が接続され、


前記フューズ(3, FESEA, FESEB)が、フューズ本体部(3A)と、当該フューズ本体部(3A)によって連結されている2つのパッド部(3Ba, 3Bb)とを備え、


前記フューズ(3, FESEA, FESEB) と、前記2つのパッド部(3Ba, 3Bb)のそれぞれに1つずつ接続されている2つの導電層(5A, 5B)と、が半導体基板(1)上の積層構造内に形成され、


前記 2 つの導電層 (5 A, 5 B) 間に電気的ストレスを印加し前記フューズ (3, FESEA, FESEB) を溶断したときに、前記導電層 (5 A, 5 B) と重なる領域から離れた前記フューズ本体部 (3 A) 内の位置に当該フューズ (3, FESEA, FESEB) の溶断部がくるように、前記 2 つの導電層 (5 A, 5 B) の少なくとも一方において、前記パッド部 (3 B a, 3 B b) とのコンタクト領域 (4 A, 4 B) を含む導電層 (5 A, 5 B) 部分の幅 (W 3) が規定され、

前記電気的ストレスを印加して溶断するフューズ(3, FESEA, FESEB)の組み合わせを内部回路(10, 20)により選択し、前記抵抗回路の抵抗値を変化させる

ことを特徴とする半導体装置。










FIG. 5









FIG. 6











符号の説明

- 1…半導体基板、
- 2…絶縁膜、
- 5 3…フューズ、
 - 3 A…フューズ本体部、
 - 3Ba, 3Bb…パッド部、
 - 4…層間絶縁膜、
 - 4A, 4B…コンタクト領域、
- 10 5A, 5B…導電層、
 - 10…選択回路

INTERNATIONAL SEARCH REPORT

International application No.

A CT ASSIT	CICATION OF SUPERIOR SALES		PCT/JP2004/004490			
Int.C	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L21/82, H01L27/04					
	Inc. cr noinzi/82, Holl2//04					
ł						
According to I	international Patent Classification (IPC) or to both nati	Onal classification and IPC				
B. FIELDS S	SEARCHED	——————————————————————————————————————				
	umentation searched (classification system followed by					
Int.C.	1 H01L21/82, H01L27/04	classification symbols)				
1						
Dogumentation						
Jitsuv	searched other than minimum documentation to the e Shinan Koho 1922–1996	xtent that such documents ar	e included in the fields searched			
	Tiberes (1) / 1922-1990	orcando auruan Loro	oku Koho 1996–2004			
		Toroku Jitsuyo Shir	nan Koho 1994-2004			
Electronic data	base consulted during the international search (name	of data base and, where pract	icable, search terms used)			
			or to this used)			
C. DOCUME	NTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where	appropriate, of the relevant p	passages Relevant to claim No.			
. X	JP 7-122646 A (Hitachi, Ltd	1.),	1-18			
	12 May, 1995 (12.05.95).		1-10			
	Full text; Figs. 1 to 4		Į.			
	(Family: none)		l l			
x	JP 11-512870 7 /T-+-1 0					
	JP 11-512879 A (Intel Corp. 02 November, 1999 (02.11.99)),	. 1–18			
	Full text; Fig. 1	<i>'</i>				
	& WO 1997/012401 A1		}			
	Full text; Fig. 1					
	& US 5708291 A & US	5 5969404 A				
		9 857357 A1				
			}			
			İ			
			l.			
			j.			
× Further do	cuments are listed in the continuation of Box C.					
	gories of cited documents:	See patent family a	nnex.			
"A" document de	efining the general state of the art which is not seed to	"T" later document publishe	ed after the international filing date or priority			
to oo or part	cua relevance	wate and not in continct	with the application but cited to understand underlying the invention			
filing date	cation or patent but published on or after the international	"X" document of particular	relevance: the claimed invention			
L" document w	hich may throw doubts on priority claim(s) or which is	considered novel or constep when the documen	SUPPLIED TO THE CONSIDERED TO THE PARTIES OF I			
טונים נט נסנמ	blish the publication date of another citation or other n (as specified)					
	son (as specified) Considered to involve an inventive step when the description cannot be					
P document published prior to the international filing data but the						
document published prior to the international filing date but later than the priority date claimed being obvious to a person skilled in the art document member of the same patent family						
ate of the series	annulation of the second secon					
Date of the actual completion of the international search 03 June, 2004 (03.06.04) Date of mai			rnational search report			
22 June, 2004 (03.06.04)						
ame and mailing address of the ISA/		Authorized officer				
Japanese Patent Office Authorized officer						
csimile No.						
rm PCT/ISA/210 (second sheet) (January 2004)		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004490

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
х	JP 2002-57217 A (International Business Machines Corp.), 22 February, 2002 (22.02.02), Full text; Fig. 7 & WO 2001/093331 A2 Full text; Fig. 4 & US 6368902 B1 & EP 1285463 A1 & DE 10125407 A1	1-18
		·
·		

A. 発明の属する分野の分類(国際特許分類 (IPC))	
Int. C1' H01L21/82, H01L2'	7/04
B. 調査を行った分野	
調査を行った最小限資料(国際特許分類(IPC))	
Int. Cl' H01L21/82, H01L21	7/04
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-199 日本国公開実用新案公報 1971-200 日本国実用新案登録公報 1996-200 日本国登録実用新案公報 1994-200	4年 4年 4年
国際調査で使用した電子データベース (データベースの名称	、調査に使用した用語)
C. 関連すると認められる文献	
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示 関連する 請求の範囲の番号
X JP 7-122646 A (株式 1995.05.12,全文,第1 (ファミリーなし)	会社日立製作所) 1-18
X C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献
国際調査を完了した日 03.06.2004 	国際調査報告の発送日 22.6.2004
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 大嶋 洋一 電話番号 03-3581-1101 内線 6764

Γ	こ (続き)	関連すると認められる文献	7 7 7 2 0 0 4 7 0 0 4 4 9 0	
5	引用文献の	BERNA		
H	<u>カテゴリー*</u> X	一一・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	の表示 請求の筋囲の来具	
	Λ	JP 11-512879 A (インテル・コーポレーショ 1999. 11. 02, 全文, 第1図 & WO 1997/012401 A1, 全文, 第1図 & US 5708291 A & US 5969404 A & WO 1998/027595 A1 & EP 857357 A1	1-18	
	X	JP 2002-57217 A (インターナショナル・ビジネス・マシーンズ・コーポレーション) 2002.02.22,全文,第7図 & WO 2001/093331 A2,全文,第4図 & US 6368902 B1 & EP 1285463 A1 & DE 10125407 A1	1-18	
•			·	